PLL环路是否稳定的判定方法

adelezy

PLL环路是否稳定，一般会去求环路的开环传输函数，再画出开环传输函数的幅频和相频曲线。
那判断是否稳定，是看幅频曲线的增益在0dB时候，对应相频曲线频点处的相位裕度。
对于电荷泵型PLL，
我的问题是： 看增益下降到0dB的那一点的相位－（－180）＝相位裕度，从而判断稳定性。
           那么，在原点处，相位为－180，相位裕度为0，而增益确很大，这是否稳定呢？
           此外，从原点到0dB点，有一大断都是相位为－180，相位裕度为0，而增益>1,这又是否稳定呢？

我的理解主要是从放大器的稳定性上推过来的，但是放大器稳定是不振荡，而PLL稳定是振荡在一个频率上，是否这上面有差别？

adelezy

是否有朋友想过这个问题呢？

scpuke

这个问题很有意思。

从放大器来说，假设放大器的开环增益特性与pll开环增益特性完全一样，就是在dc有相移180度增益还无穷大，那么完蛋了，构成负反馈闭环系统后肯定不能正常工作，不是振荡而是死锁，因为dc已经等效正反馈了。

pll环路确不会有这个问题。放大器反馈系统处理的物理量是电压，从dc开始的所有频率的电压信号。pll环路处理的却是相位误差或叫phase noise，有意思的是环路中各个节点的物理表现形式还不一样，在pfd输入端是检测两个clk的相位之差，cp输出的确是电流，lpf之后又变成了电压量并控制vco输出的频率。phase noise是一个dBc的概念，是频率偏离中心频率的抖动，可以理解为没有dc的信号。因此pll环路处理的是频率大于0的信号。负反馈系统中的稳定性理论是说：在频率响应带来的额外180度相移处增益仍大于1系统才不稳定。pll系统中没有dc信号，尽管传函说明在dc有180度相移，也不会不稳定。靠近dc的位置相移尽管接近180度，但只是无限靠近，也不会有稳定的问题。大于odB带宽之后，相移会穿越180度，但那时增益已经小于1，所以也是稳定的。

adelezy

pll环路处理的是频率大于0的信号可以解释近端的相位裕度为0，而增益>1是合理的吗？
或者说，PLL处理相位差，而相位为－180度，变正反馈，经过放大，相位差变大，如此反复，PLL还是不会稳定的啊？
还是没有弄明白。

adelezy

在一篇博文中http://blog.ednchina.com/yulzhu/267972/message.aspx
有说到，对－180度的正负穿越次数相差为0，再看相位裕度也是稳定的一种，不知是否适用。
总之，没有完全想明白！

fallangel

对于一个二类三阶PLL来说
频率趋近于0，相位趋近180度，但是只要频率>0,相位永远不会达到180度，只是趋近。虽然phase margin很低，但是不会振荡。环路会有DC吗？ DC意味着鉴相的相位差完全不随时间变化，会出现这种情况吗？实际上应该不会出现这种情况。所以不用担心稳定性。
但是对于二类4阶以上的PLL，相位会出现穿越180度的情况，高频区会有稳定性的问题；

adelezy

谢谢楼上。
“频率趋近于0，相位趋近180度，但是只要频率>0,相位永远不会达到180度，只是趋近。“
这里的频率是理解为相位差对时间的变化率吗？
那么，对于0dB处的带宽Wc是如何理解的呢，是相位差随时间的变化范围？PLL的相位变化捕捉范围？
假设参考时钟是理想的sin波，相位不变，那么只要VCO频率范围满足要求，是否一定能锁定？
假设参考时钟是理想的sin波，相位变化率>Wc，那么即使VCO频率范围满足要求，一定不能锁定？

adelezy

期待更多的人参与讨论！

scpuke

   

谢谢楼上。
“频率趋近于0，相位趋近180度，但是只要频率>0,相位永远不会达到180度，只是趋近。“
这里的频率是理解为相位差对时间的变化率吗？
那么，对于0dB处的带宽Wc是如何理解的呢，是相位差随时间的变化范围 ...
adelezy 发表于 2009-11-5 14:33

                               
登录/注册后可看大图

PLL环路处理的信号是相位抖动，因此与环路相关的频率也是指相位差随时间变化在频域的反映，与vco振荡的中心频率没有关系。pll小信号模型中是没有reference频率和vco中心频率这两个参数的。

pll的工作原理本质上是利用环路对reference时钟抖动和对vco时钟抖动具有不同的传输函数。对前者是低通，对后者是高通。于是闭环vco最终的噪声特性在较低的频偏处（即pll 带内）表现为reference的噪声特性，在较高频偏处（即pll 带外）表现为开环vco噪声特性。

vco是否振荡在预期的频率上并不是判断锁定与不锁定的判断。vco振荡在预期的频率上并且噪声特性符合上面的描述才能判断环路是锁定的。

adelezy

那将0dB处的带宽Wc理解PLL的相位变化捕捉范围对吗？