PLL环路是否稳定的判定方法

fogworld · 发表于 2010-8-5 22:34:09

en ,好文！

enjimen · 发表于 2010-8-7 10:03:23

ac响应仅仅是某一工作点的小信号分析，全信它，你会死的很惨。
跑瞬态阶跃吧。

cll412121 · 发表于 2011-6-13 23:46:59

又见好文总体说来就是没有绝对直流和相位只是接近180 所以不会不稳定

demonhunter · 发表于 2011-6-14 10:17:05

学习了！

sdd731120 · 发表于 2011-6-16 22:56:10

好问题啊

sdd731120 · 发表于 2011-6-16 23:04:40

好问题啊

confiope · 发表于 2011-6-17 09:28:32

自动控制系统，对数穿越定理，说的很清楚

lgy747 · 发表于 2011-6-17 12:40:04

环路增益AF大于1，总相移2PI时，环路振荡，这个大家都知道，但是这只是必要条件，要形成持续稳定的振荡，还要满足动态幅度稳定条件和动态相位稳定条件，
幅度稳定条件是：放大倍数vs振幅的曲线在f0处具有负斜率，真实放大器都满足这个条件
相位稳定条件是：相位vs频率的曲线在f0处具有负斜率，dθ/dω﹤0，波特图上，相频曲线要向下穿越-180度线
可以看到，2阶VCO的相频曲线在整个频率范围dθ/dω＞0，不满足动态相位稳定条件，是振不起来的，无论它怎么接近-180°
一般模拟教科书上说的PLL，VCO的内容都是阉割的，这是为了不至于搞得过于高深难懂，但这时又会产生严谨性的问题

lgy747 · 发表于 2011-6-17 14:27:58

回复 3# scpuke

1)“pll环路处理的却是相位误差或叫phase noise” 相位误差≠phase noise，是两回事，phase noise只是属于相位误差
2）“因此pll环路处理的是频率大于0的信号，pll系统中没有dc信号”这个完全错误！波特图上，横轴是剩余相位θ的频率，“DC”这一点表示θ的频率为0，不随时间变化，是常数，叫恒定相差，在锁定状态下就是工作在恒定相差的。pll的基准θ可以看作dc θ，pll系统中有dc信号！而且pll是一个低通环路滤波器，你能说pll不处理dc θ？

lgy747 · 发表于 2011-6-17 14:33:37

本帖最后由 lgy747 于 2011-6-17 14:35 编辑

回复 9# scpuke

“vco是否振荡在预期的频率上并不是判断锁定与不锁定的判断。vco振荡在预期的频率上并且噪声特性符合上面的描述才能判断环路是锁定的。”vco是否锁定就是看是否振荡在预期的频率上，频率相等，相差恒定，pll就锁定了，噪声是对恒定相差这个工作点的随机扰动，噪声平均值为0，噪声大小不是判定依据，工作点建立了就是锁定

PLL环路是否稳定的判定方法

浏览过的版块

站长推荐 /2