PLL环路是否稳定的判定方法

wedksfe

这个问题一直困惑我，感觉大家没有回答到真正的问题，请大家继续探讨，谢谢！

scpuke

那将0dB处的带宽Wc理解PLL的相位变化捕捉范围对吗？
adelezy 发表于 2009-11-6 14:47

                               
登录/注册后可看大图

这个理解没错。但要注意捕捉相位变化包括两个方面：跟踪reference相位变化和抑制vco相位变化。

pll 开环增益0dB处表示：环路闭合后对reference相位变化失去跟踪能力，另一方面对vco的相位变化失去抑制能力！

实际应用中，reference相位噪声在pll带宽处是非常低的，一般在<0.1*pll带宽处reference相位噪声就已经达到噪底了，因此带宽处失去跟踪能力并没有关系。这就是为什么在选取带宽时，限制条件往往是vco的噪声水平，带宽必须足够宽以保证能对vco噪声有足够抑制。

wedksfe

但是没有回答稳定性的问题呀？

211lili

对的，只是频率大于零，一般的tpye 2 PLL都是稳点的，如果各位了解根轨迹对系统稳定性的判定方法，那么就可以很快得出结论。

adelezy

请问楼上有介绍根轨迹对系统稳定性的判定方法的来龙去脉的资料吗？
我觉得随着问题的讨论，能够越来越清晰地了解PLL系统了。
真是问题不辨不明啊！

wedksfe

要是从开环的BODE图来看，DC附近的相位180度，系统会不稳定，大家还没有真正回答这个问题

adelezy

已经回答了，没有DC。
DC附近，也不会=-180.

calven

phase margin只是一个充分不必要条件吧，用自动控制原理里的稳定性判断比较容易吧

mmic1978

建议带上LF （loop filter）做PLL的open loop and close loop AC simulation

neoflash

BODE图看稳定性是有适用范围的，是Nyquist原理在某种条件下的简化。