在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: adelezy

PLL环路是否稳定的判定方法

[复制链接]
发表于 2024-12-18 16:57:11 | 显示全部楼层
marked
发表于 2025-1-8 18:35:53 | 显示全部楼层
所以楼上这么多,我可以认为pll不太关注相位裕度这个参数,看瞬态输出频率波形,看pss+pnoise就可以了吧
发表于 昨天 15:58 | 显示全部楼层
本帖最后由 reyals 于 2025-4-3 16:09 编辑


lgy747 发表于 2011-6-17 12:40
环路增益AF大于1,总相移2PI时,环路振荡,这个大家都知道,但是这只是必要条件,要形成持续稳定的振荡,还 ...

“可以看到,2阶VCO的相频曲线在整个频率范围dθ/dω>0,不满足动态相位稳定条件,是振不起来的,无论它怎么接近-180°”这个说法没有错,但是这只说明了不会振荡,那么为什么不会出现锁定呢?这也是不稳定的表现。也就是PFD输入的固定相差为一个随时间不变的非常大的定值。
求解惑。

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-4 19:34 , Processed in 0.015655 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表