数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30089|排名: 13

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 234 5 6 7 8 9 10 ... 56 / 56 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[讨论] 似乎遇到了DC的特意设置的陷阱？	chenniechen 2023-11-15	2626	daviehj 2023-12-4 10:25
[讨论] 设置了WLM之后，Net Interconnect area很大，正常吗？	bupt_tian 2023-11-23	0334	bupt_tian 2023-11-23 22:47
[讨论] 关于RS(2112,2080)编码原理？	lgp510775906 2023-11-14	1401	lgp510775906 2023-11-20 16:00
[讨论] 传输门和三态门优缺点讨论	hehuachangkai 2023-10-28	3871	Lotusy 2023-11-11 15:21
[讨论] EDA工具梳理（持续更新中） ...2 3 4 5 6	johnny1209 2012-3-11	5435985	zhizizhishou 2023-10-31 15:34
[讨论] 工程师心得--数字电路的实现 ...2	deltacom 2014-1-3	1810928	Hyhpei 2023-10-26 18:14
[讨论] spyglass的警告	scutlee 2023-10-24	3479	liuguangxi 2023-10-26 16:55
[讨论] 基于UPF的低功耗设计，在综合过程中的level shifter的插入问题	somey 2015-8-12	64446	SGengiant 2023-10-18 14:46
[讨论] 讨论一下xilinx vivado使用版本情况，寻找最稳定版本，谢谢大家 ...2 3 4 5	id1563662788 2020-4-9	4538546	wangwy 2023-10-16 20:16
[讨论] post simulation 是asic design flow中必须的步骤么	PYGH 2023-1-19	71243	jinfeier 2023-10-9 08:36
[讨论] DC中怎样将mapped的netlist转换为GTECH netlist？	河源皮 2019-9-29	42144	eerubbishtop 2023-10-7 14:44
[讨论] wire a=b；这样可以不？？	scutlee 2023-9-29	2689	saipolo 2023-9-30 12:37
[讨论] 有的SoC频率2~3GHz，FPGA速度到不了，怎么做的FPGA原型验证？	helimpopo 2023-9-29	2577	chinazy95 2023-9-30 10:28
[讨论] DDR PHY DQS信号检测	nxl_sdu 2016-5-13	32347	592znw 2023-9-26 21:22
[讨论] 大家说说这个FPGA教学视频怎样？	会飞的小鸟 2016-3-23	22266	ysjlew 2023-9-23 23:29
[讨论] 如果在建立保持时间内出现了毛刺，那么D触发器的输出会怎样？	hanx 2023-9-18	1644	Lengyuchen 2023-9-18 17:30
[讨论] 今天华为面试题：异步FIFO读时钟是写时钟的100倍，或者写是读的100倍会出现什么问题？ ...2 3 4 5 6..15	hiwzy 2016-9-11	14289736	Ayala058 2023-9-13 15:31
[讨论] 非阻塞赋值的问题	zhanghanqing 2023-8-14	9729	buyaozc 2023-9-11 12:35
[讨论] IC前端设计Clock_Swith_Glitch_Free_Verdi	邢焕平 2023-8-11	7903	lzhj21 2023-9-7 15:37
[讨论] 可以看90%以上的IP源码	quenii 2023-9-7	0728	quenii 2023-9-7 15:28
[讨论] DC综合中的命令set_clock_sense -positive -clocks的意思？设置该命令的作用是什么？	sunmeiling 2012-5-15	69525	dialsun 2023-9-3 17:33
[讨论] DFI5.1协议兼容DFI5.0协议吗	scutlee 2023-9-1	0522	scutlee 2023-9-1 15:58
[讨论] 用spectre后仿网表进行后仿真	调皮捣蛋 2023-4-17	31587	keithuang 2023-8-29 11:34
[讨论] Wordline与Bitline	zhanghanqing 2023-8-25	2668	zhanghanqing 2023-8-25 14:32
[讨论] Chisel/SpinalHDL如何进行高效的debug和验证	wtyytw 2021-8-7	62720	huaashan 2023-8-24 22:44
[讨论] ExostivLabs FPGA 调试工具	xiaoxiaochen 2023-8-23	0451	xiaoxiaochen 2023-8-23 00:06
[讨论] 2片32K的SRAM，面积大约是1片64K的SRAM面积的多少倍？	helimpopo 2023-8-21	1533	kk2009 2023-8-21 13:04
[讨论] FPGA的blk_mem ip核延时问题	helimpopo 2023-8-18	3539	helimpopo 2023-8-19 20:55
[讨论] 请问下CIC滤波器用verilog怎么实现	荒何 2023-8-17	2565	荒何 2023-8-18 10:39
[讨论] 工作方向请教：FPGA原型验证 ...2 3	seulk 2013-1-9	2721661	helloamigos 2023-8-14 10:59
[讨论] verilog中生成latch的问题	zhanghanqing 2023-8-4	3655	点灯小能手 2023-8-11 17:26
[讨论] DDR和SDIMM	scutlee 2023-8-8	0551	scutlee 2023-8-8 19:30
[讨论] DDR5 DUAL channel	scutlee 2023-8-8	0559	scutlee 2023-8-8 15:04
[讨论] 关于DDR controller的频率	scutlee 2023-8-2	4632	scutlee 2023-8-2 20:14
[讨论] 时钟设计问题	统计局呵呵 2023-7-24	1672	zsftm 2023-7-24 13:41

1 234 5 6 7 8 9 10 ... 56 / 56 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30089|排名: 13

快速发帖

站长推荐 /2