使用virtuoso仿真验证电流舵DAC的动态性能参数（SNR、SDNR、SFDR、ENOB、THD等）

fuailiu · 发表于 2024-6-7 15:09:41

Cx_1221 发表于 2023-10-11 11:09
是的呢！谢谢指点。那个是还没有调好，附一张

这样仿真dac应该有错误，dac应该用过采样仿真。否则dac台阶跳跃途中的误差，不会反印到dft结果中

wanglong123 · 发表于 2024-6-13 22:03:00

楼主你好，我想我问一下，里面输出的参数SFDR、THD这些都需要自己设置吗

hzq710789790 · 发表于 2024-6-17 21:18:55

buxiangwanla 发表于 2024-5-10 15:17
好的，谢谢你的分享

你好，请问这个peak sat level是不是默认就好？但是我发现cadence ENOB结果跟matlab始终有点出入

Cx_1221 · 发表于 2024-6-22 20:58:26

wanglong123 发表于 2024-6-13 22:03
楼主你好，我想我问一下，里面输出的参数SFDR、THD这些都需要自己设置吗

不需要的，数据满足相干采样做FFT分析，软件可以自动计算出结果

Cx_1221 · 发表于 2024-6-22 21:11:09

最近看了很多ADC、DAC的论文，深有感触，有各种方法可以进一步优化ADC的性能，因此对该贴作出声明：这些知识点仅供概念参考，谢谢！

jerry1998 · 发表于 2024-6-27 10:14:18

Cx_1221 发表于 2024-3-20 23:55
不好意思！我这个模块的最高频率才300M！关于处理的话，因为是电流舵类型，使用了gainboost提高了电流源 ...

版主，请问CLK到每个模块的延时你一般关注什么呢，如果时序有不理想的地方通过加D触发器改善？

wanglong123 · 发表于 2024-6-27 14:59:02

Cx_1221 发表于 2024-6-22 20:58
不需要的，数据满足相干采样做FFT分析，软件可以自动计算出结果

谢谢大佬

BJUTZZM · 发表于 2024-7-22 21:13:24

好帖，收藏了！楼主百忙之中还能不断更新，真是太不容易了。

鸣泣之风 · 发表于 2024-8-30 21:58:19

这贴真是宝藏啊！另外想请教一下楼主，输入用的那个理想ADC的CLK该怎么给呢？是只要比DAC的时钟快就好吗还是有什么说法

Cx_1221 · 发表于 2024-9-4 11:32:01

本帖最后由 Cx_1221 于 2024-9-4 11:41 编辑

鸣泣之风发表于 2024-8-30 21:58
这贴真是宝藏啊！另外想请教一下楼主，输入用的那个理想ADC的CLK该怎么给呢？是只要比DAC的时钟快就好吗 ...

理想ADC输出的数据是数字信号，这些数字信号是用来验证自己设计好的DAC的性能是否达标。一般来说，设计时DAC的输入数据就有速率要求吧。我验证时ADC的CLK与DAC的CLK是一样的。

[原创] 使用virtuoso仿真验证电流舵DAC的动态性能参数（SNR、SDNR、SFDR、ENOB、THD等）