使用virtuoso仿真验证电流舵DAC的动态性能参数（SNR、SDNR、SFDR、ENOB、THD等）

热爱模集的小马

你好我想问下enob那些函数有吗？

Cx_1221

sixye 发表于 2024-10-25 14:25
你好，gainbosst是指的用运放反馈到gate端？300M跟的上？

是的，我这个工艺是可以的，12nm

Cx_1221

热爱模集的小马 发表于 2024-11-7 18:15
你好我想问下enob那些函数有吗？

诶，不是virtuoso自带的嘛

热爱模集的小马

Cx_1221 发表于 2024-11-26 14:50
诶，不是virtuoso自带的嘛

我是在spectrum那里导入的，直接得函数没有找到诶

Cx_1221

热爱模集的小马 发表于 2024-12-2 11:00
我是在spectrum那里导入的，直接得函数没有找到诶

对的，我也是。在calculator里面是没有的

热爱模集的小马

Cx_1221 发表于 2024-12-2 18:31
对的，我也是。在calculator里面是没有的

嗯嗯！

sixye

Cx_1221 发表于 2024-11-26 11:55
是的，我这个工艺是可以的，12nm

谢谢

zhangziyin

Cx_1221 发表于 2023-10-11 11:09
是的呢！谢谢指点。那个是还没有调好，附一张

大佬您好，关于您图中所给的正弦输入，初始时间给延时了嘛？

下面这张图是照着您的步骤仿的，关于我的仿真结果也有两个问题不知能否解答一下

图1 30n

图2 30n

（１）我给的正弦输入有５０ｎｓ的延时，那么在spectrum里面的start　time是不是需要改为３０＋５０＝８０ｎｓ？　图１是我３０ｎ仿真出的ENOB只有３，图二是我用８０ｎ仿真出的ENOB，有效位达到了９.７，这两个哪个才是实际值？     （图片在附件）

（２）为啥我的输出波形有这么大的毛刺，是跟CMOS开关有关嘛？（我设计的R－２R结构的DAC）

Cx_1221

zhangziyin 发表于 2024-12-12 12:10
大佬您好，关于您图中所给的正弦输入，初始时间给延时了嘛？

下面这张图是照着您的步骤仿的，关于我的仿 ...

谢邀：
1、第一个问题，关于延迟时间的问题，我其实是模拟了上电的时间，延迟的时长要保证IP内部的所有电路都达到稳定。你说正弦波延迟了50ns，那肯定是需要加50ns的，但是为什么我看你波形只延迟了30ns呢？？？或者我想问一下30ns是什么时间？做FFT的start时间，肯定是从你输入的信号是有效的信号开始；

2、R-2R结构，我这边没有坐过诶，但是我感觉毛刺可能是开关的时钟馈通或者电荷注入造成的？可以把你的开关换成理想开关debug一下。

Cx_1221

zhangziyin 发表于 2024-12-12 12:10
大佬您好，关于您图中所给的正弦输入，初始时间给延时了嘛？

下面这张图是照着您的步骤仿的，关于我的仿 ...

或者你电路的延迟时间可以长一点，我之所以延迟30ns，是因为我的电路在20ns的时候就已经稳定下来了，为了留一定的裕度，我的输入的正弦波是延迟了30ns才开始输入的，所以我的start时间是从30ns开始