使用virtuoso仿真验证电流舵DAC的动态性能参数（SNR、SDNR、SFDR、ENOB、THD等）

Cx_1221 · 发表于 2024-1-10 15:48:47

理科生发表于 2023-11-16 17:00
请问动态电流怎么仿真啊？
动态功耗可以通过计算动态电流和VDD的乘积得到吗？ ...

抱歉；不是很懂你的疑问？没有做过相关的仿真验证；你的意思是电流舵DAC的数字输入码在变化时；它的电流如何变化嘛？（如果是：在DAC的输出接一个1ohm的理想电阻；那么在电阻上面的电压不就是电流嘛？）

Cx_1221 · 发表于 2024-1-10 16:34:57

IC人发表于 2023-12-21 09:52
你好，我想问一下Signal bins和Peak Sat.Level那两个不用设置吗，我看有的文档表示也需要设置，而且我用一 ...

可以一起学习一下，之前没注意这个问题

IC人 · 发表于 2024-1-10 17:59:37

Cx_1221 发表于 2024-1-10 16:34
可以一起学习一下，之前没注意这个问题

是的，我后来也注意到这个问题了，不同的窗函数都有不同的默认值，我当时仿真是有问题的，所以换Signal Bin的值会出现不同的值，后来解决了

张江板砖工头 · 发表于 2024-1-10 18:09:09

mmmmmmmmm

yyl123837 · 发表于 2024-1-11 11:15:36

想问一下，楼主跑tran加了transient noise吗

penghe666 · 发表于 2024-1-11 16:19:25

Cx_1221 发表于 2024-1-10 15:43
抱歉！最近年底；项目比较忙；你输入选择vsin；将这个激励设置好以后输入到一个理想的adc；一般在ahdILib ...

编一个VerilogA，D2B十进制转二进制，当时我是这样试的，后来发现库里自带好多IP

nifengdaodi · 发表于 2024-1-28 17:37:52

Cx_1221 发表于 2024-1-10 15:43
抱歉！最近年底；项目比较忙；你输入选择vsin；将这个激励设置好以后输入到一个理想的adc；一般在ahdILib ...

这个库里的这个adc，输出是什么？只能是1111 1111吗？如果要是所有的排列组合怎么办？

Cx_1221 · 发表于 2024-1-29 16:55:42

nifengdaodi 发表于 2024-1-28 17:37
这个库里的这个adc，输出是什么？只能是1111 1111吗？如果要是所有的排列组合怎么办？
...

可以自己搭建一个test beach 看看

nifengdaodi · 发表于 2024-1-29 18:34:25

Cx_1221 发表于 2024-1-29 16:55
可以自己搭建一个test beach 看看

我是用Verilog A写了一个十进制转二进制的模块，但是输出就一个端口，它是不是就输出八位，我要打开8个mos，一个端口怎么连接8个mos的栅极？

Cx_1221 · 发表于 2024-1-29 21:30:25

yyl123837 发表于 2024-1-11 11:15
想问一下，楼主跑tran加了transient noise吗

嗯嗯，有加的，一般取信号频率的30倍，越大越好；但是具体的原因我也不清楚，我leader说是经验值；得向大家学习一下

[原创] 使用virtuoso仿真验证电流舵DAC的动态性能参数（SNR、SDNR、SFDR、ENOB、THD等）