使用virtuoso仿真验证电流舵DAC的动态性能参数（SNR、SDNR、SFDR、ENOB、THD等）

Cx_1221 · 发表于 2023-10-10 20:30:05

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 Cx_1221 于 2023-10-10 20:30 编辑

本人模拟新菜鸟；简单分享一下自己最近在做的一个电流舵DAC的动态性能的仿真方法；看了很多大佬都是使用matlab+脚本仿真的，但是表示matlab与cadence virtuoso联合仿真，本人还在学习中。因此使用了virtuoso自带的工具：

首先搭建test beach；
DAC的输入信号选择正弦波；其频率与DAC的采样频率要满足相干采样；即信号频率/采样频率=采样周期/采样点数；其中采样周期需要取质数；
比如我仿真时：CLK=250M，采样周期=5，由于是10bit的DAC，采样点数=2^10=1024(采样点数也可以更多，需要是2^n)，则输入的正弦波的信号的频率=(5/1024)*250M；

设置好激励以后跑Tran；跑tran所需要的时间由采样频率与采样的次数决定；T=1024*(1/250M)=4096ns，为了留有一定的裕度，取仿真时间为4200ns;
仿真输出窗口选择DAC的输出以及输入，CLK；主要是输出信号一定要打印出来：

ADEL窗口设置

之后在对输出的波形操作：

按照以上步骤设置；之所以选择30ns，是因为放大输出波形，会发现有一段时间，输出还不稳定；stop时间就是4096ns+30ns=4126ns
只考虑前7次谐波；之后polt就OK啦

Cx_1221 · 发表于 2024-6-22 21:11:09

最近看了很多ADC、DAC的论文，深有感触，有各种方法可以进一步优化ADC的性能，因此对该贴作出声明：这些知识点仅供概念参考，谢谢！

wjx197733 · 发表于 2023-10-10 22:36:32

从楼主的瞬态波形来看，正弦波变形比较严重，enob不会太好。

Cx_1221 · 发表于 2023-10-11 11:09:23

本帖最后由 Cx_1221 于 2023-10-11 11:17 编辑

wjx197733 发表于 2023-10-10 22:36
从楼主的瞬态波形来看，正弦波变形比较严重，enob不会太好。

是的呢！谢谢指点。那个是还没有调好，附一张

目前DAC达到的性能指标

wjx197733 · 发表于 2023-10-11 20:34:30

Cx_1221 发表于 2023-10-11 11:09
是的呢！谢谢指点。那个是还没有调好，附一张

10bit的dac得到9.5bit的enob，还是不错的。

Cx_1221 · 发表于 2023-10-11 21:13:10

wjx197733 发表于 2023-10-11 20:34
10bit的dac得到9.5bit的enob，还是不错的。

嘿嘿，这个只是前仿；还有很多东西需要向大家学习；

理科生 · 发表于 2023-11-16 17:00:23

请问动态电流怎么仿真啊？
动态功耗可以通过计算动态电流和VDD的乘积得到吗？

Aurorapz · 发表于 2023-11-21 00:21:07

感谢分享，我也是最近在做DAC的小白，非常受用

liu666+ · 发表于 2023-11-29 15:35:10

楼主你好，请问一下DAC的输入给正弦波是怎么实现的？小白刚接触还不太会操作

IC人 · 发表于 2023-12-21 09:52:08

你好，我想问一下Signal bins和Peak Sat.Level那两个不用设置吗，我看有的文档表示也需要设置，而且我用一个理想的AD-DA仿出来的波形中，试着去调了一下这两个，发现有效位数也在变化，所以我也不知道哪个是对的了，希望能回复，不胜感激

Cx_1221 · 发表于 2024-1-10 15:43:58

liu666+ 发表于 2023-11-29 15:35
楼主你好，请问一下DAC的输入给正弦波是怎么实现的？小白刚接触还不太会操作 ...

抱歉！最近年底；项目比较忙；你输入选择vsin；将这个激励设置好以后输入到一个理想的adc；一般在ahdILib库里面会有；可能位数与你的不一样；把它拷到你自己的库；根据需求适当修改一下就好！

登录/注册后可看大图

[原创] 使用virtuoso仿真验证电流舵DAC的动态性能参数（SNR、SDNR、SFDR、ENOB、THD等）

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1