设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 【2021】ASIC Design and Synthesis. RTL Design Using ...
12345678下一页
返回列表 发新帖
楼主: RFstudent

[资料] 【2021】ASIC Design and Synthesis. RTL Design Using Verilog

[复制链接]
Zhangshuan
发表于 2022-1-8 09:22:15 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

im.leo
发表于 2022-1-8 12:39:31 | 显示全部楼层
多谢分享 多谢分享 多谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

wang20100520
发表于 2022-1-8 23:56:37 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

lans0625
发表于 2022-1-8 23:59:09 | 显示全部楼层
thanks
回复 支持 反对

举报

zlhrsy
发表于 2022-1-9 13:53:35 | 显示全部楼层
看看先
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

htor
发表于 2022-5-30 11:49:23 | 显示全部楼层
谢谢楼主分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

fox1012
发表于 2022-6-1 08:16:21 | 显示全部楼层

感谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

gxliu
发表于 2022-6-1 09:02:23 | 显示全部楼层
感谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

luofei2021
发表于 2022-6-1 09:07:23 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

zhuhuiblog
发表于 2022-6-5 00:32:33 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

下一页 »
12345678下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 23:55 , Processed in 0.020668 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表