设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 【2021】ASIC Design and Synthesis. RTL Design Using ...
12345678下一页
返回列表 发新帖
楼主: RFstudent

[资料] 【2021】ASIC Design and Synthesis. RTL Design Using Verilog

[复制链接]
发表于 2023-10-23 17:26:01 | 显示全部楼层
不错的资料，下载下来学习下
回复 支持 反对

使用道具 举报

发表于 2023-10-23 17:28:04 | 显示全部楼层
不错的资料，下载下来学习下
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2024-3-2 18:46:43 | 显示全部楼层
好资料多谢楼主分享
回复 支持 反对

使用道具 举报

发表于 2024-3-3 21:19:04 | 显示全部楼层
thanks for sharing
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

binnq
发表于 2024-3-4 09:53:44 | 显示全部楼层
感谢
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2024-3-17 17:43:35 | 显示全部楼层
感谢
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

edacw
发表于 2024-3-18 14:21:37 | 显示全部楼层
感谢分享！！！
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2024-4-9 15:23:36 | 显示全部楼层
多谢分享，学习学习
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2024-4-10 09:24:31 | 显示全部楼层
谢谢，我收藏了
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

binnq
发表于 2024-4-11 09:26:29 | 显示全部楼层
感谢
回复 支持 反对

使用道具 举报

下一页 »
12345678下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-11 02:47 , Processed in 0.017054 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表