在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: yesbird

[资料] RTL Modeling with SystemVerilog for Simulation and Synthesis using SystemVerilog for ASIC and FPGA design

[复制链接]
发表于 2019-12-7 23:42:55 | 显示全部楼层
좋은 자료네요.
发表于 2019-12-9 11:40:28 | 显示全部楼层
see see
发表于 2019-12-12 10:16:38 | 显示全部楼层

thanks for sharing
发表于 2019-12-13 10:04:00 | 显示全部楼层
感谢分享
发表于 2019-12-14 15:53:25 | 显示全部楼层
thanks for sharing
发表于 2019-12-29 17:09:42 | 显示全部楼层
好东西,感谢分享!!
发表于 2019-12-30 17:21:18 | 显示全部楼层
good reference。
发表于 2020-1-7 14:19:56 | 显示全部楼层

RTL_Modeling_with_SystemVerilo.pdf

11.52 MB, 下载次数: 598 , 下载积分: 资产 -4 信元, 下载支出 4 信元
发表于 2020-1-7 15:06:47 | 显示全部楼层
谢谢分享
发表于 2020-1-8 16:38:07 | 显示全部楼层
Thanks
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 19:45 , Processed in 0.020696 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表