1 ... 2 3 4 5 678 9 10 11 ... 12 / 12 页下一页

楼主: yesbird

[资料] RTL Modeling with SystemVerilog for Simulation and Synthesis using SystemVerilog for ASIC and FPGA design

[复制链接]

suker004

发表于 2020-1-15 15:47:38 | 显示全部楼层

Thanks

回复支持反对

napoleonlijun

发表于 2020-1-16 00:19:52 来自手机 | 显示全部楼层

thanks for sharing

EETOP创芯人才网简历投递入口

回复支持反对

buildgates

发表于 2020-1-23 15:01:05 | 显示全部楼层

多谢分享。

回复支持反对

pollaris

发表于 2020-2-6 09:19:38 | 显示全部楼层

Than you!
Very useful

回复支持反对

abutter

发表于 2020-2-6 12:16:57 | 显示全部楼层

多谢分享

EETOP创芯人才网简历投递入口

回复支持反对

xd_laoxie

发表于 2020-2-11 23:03:07 | 显示全部楼层

感谢分享！

EETOP创芯人才网职位发布入口

回复支持反对

IvanKao

发表于 2020-2-12 16:02:49 | 显示全部楼层

Good book to study.
Thanks,

EETOP创芯人才网简历投递入口

回复支持反对

gellmann

发表于 2020-2-12 22:05:10 | 显示全部楼层

不错的资料

EETOP创芯人才网职位发布入口

回复支持反对

maassmama

发表于 2020-2-19 18:18:05 | 显示全部楼层

look good

EETOP创芯人才网简历投递入口

回复支持反对

qwpsmile

发表于 2020-2-20 08:52:18 | 显示全部楼层

好书！！！

回复支持反对

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

[资料] RTL Modeling with SystemVerilog for Simulation and Synthesis using SystemVerilog for ASIC and FPGA design

站长推荐 /2