RTL Modeling with SystemVerilog for Simulation and Synthesis using SystemVerilog for ASIC and FPGA design

zjmcc · 发表于 2021-5-22 08:47:57

多谢分享！

芯星 · 发表于 2021-5-27 09:20:45

提示: 作者被禁止或删除内容自动屏蔽

huatiantian · 发表于 2021-5-27 22:29:02

very good, thanks

gobar25 · 发表于 2021-8-9 20:42:05

THanks for sharing

razor- · 发表于 2021-9-23 16:14:22

谢谢分享

prabakaran_vlsi · 发表于 2021-9-27 03:20:57

thanks for the pdf

cfly_chang · 发表于 2021-9-27 14:56:56

谢谢分享

sunweipro · 发表于 2021-9-27 18:53:39

谢谢分享

omnik · 发表于 2021-9-27 18:58:14

GOOOOOOOOOOOOOOOOOOOD

omnik · 发表于 2021-9-27 19:26:40

GOOOD

芯星芯星当前离线积分 1770 头像被屏蔽	发表于 2021-5-27 09:20:45 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
芯星芯星当前离线积分 1770 头像被屏蔽	EETOP创芯人才网职位发布入口
	回复支持反对举报

[资料] RTL Modeling with SystemVerilog for Simulation and Synthesis using SystemVerilog for ASIC and FPGA design