EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 130 131 132 133134135 136 137 ... 186 / 186 页下一页

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

[复制链接]

pamc

发表于 2022-8-2 09:51:15 | 显示全部楼层

看看

回复支持反对

shawnmicheals

发表于 2022-8-2 10:59:09 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

科雷亚

发表于 2022-8-3 15:33:16 | 显示全部楼层

thanks

回复支持反对

赵家铁憨憨

发表于 2022-8-3 15:57:25 | 显示全部楼层

谢谢！

EETOP创芯人才网职位发布入口

回复支持反对

bubulq

发表于 2022-8-3 16:05:22 | 显示全部楼层

学习一下

EETOP创芯人才网简历投递入口

回复支持反对

kejiazhu

发表于 2022-8-3 17:20:56 | 显示全部楼层

谢谢分享~

EETOP创芯人才网职位发布入口

回复支持反对

jerryliu731

发表于 2022-8-4 10:03:51 | 显示全部楼层

感谢楼主分享，收获很多！

EETOP创芯人才网简历投递入口

回复支持反对

mozhenchao

发表于 2022-8-5 10:08:23 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

honjerwu

发表于 2022-8-5 10:10:53 | 显示全部楼层

叮咚

EETOP创芯人才网简历投递入口

回复支持反对

yjfzzz

发表于 2022-8-6 14:10:19 | 显示全部楼层

thanks

回复支持反对

1 ... 130 131 132 133134135 136 137 ... 186 / 186 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-12-28 02:59 , Processed in 0.022766 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

站长推荐 /1