在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 96613|回复: 1763

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

[复制链接]
发表于 2018-11-21 18:38:51 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
发现论坛里面对新手的入门教程比较少,我自己也是摸索着学习的。结合自己的经验,写了这个教程,希望对正在学习 verilog 设计的人有帮助。大家一起学习,一起进步。

我的其他帖子:

使用Makefile+VCS+Verdi 做个简单的 Test Bench



游客 ,如果您要查看本帖隐藏内容请回复

发表于 2018-11-21 18:45:36 | 显示全部楼层
谢谢分享!
发表于 2018-11-21 19:40:24 | 显示全部楼层
thanks
发表于 2018-11-22 07:00:54 | 显示全部楼层
回复 1# yoof2000


   kanknaknakn
发表于 2018-11-22 08:02:26 | 显示全部楼层
学习下
发表于 2018-11-22 08:43:29 | 显示全部楼层
Ding Ding
发表于 2018-11-22 09:06:07 | 显示全部楼层
kankan
发表于 2018-11-22 09:47:59 | 显示全部楼层
感謝無私分享
发表于 2018-11-22 10:08:35 | 显示全部楼层
回复 1# yoof2000
学习学习,大神
发表于 2018-11-22 13:40:55 | 显示全部楼层
来瞅一瞅

点评

谢谢分享  发表于 2022-7-11 09:56
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 21:13 , Processed in 0.030058 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表