设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 4 5 6 7 8910 11 12 13 ... 185 / 185 页下一页

发新帖

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

发表于 2018-12-9 21:27:07 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2018-12-9 21:29:44 | 显示全部楼层

thanks

回复支持反对

发表于 2018-12-10 12:14:19 | 显示全部楼层

niuniuniu

回复支持反对

发表于 2018-12-11 06:49:35 | 显示全部楼层

回复下，学习学习

回复支持反对

发表于 2018-12-11 18:56:08 | 显示全部楼层

thanks thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-12-14 13:45:39 | 显示全部楼层

感谢分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-12-14 14:27:14 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-12-15 22:21:03 | 显示全部楼层

thanks a lot

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-12-16 16:10:49 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-12-19 15:28:13 | 显示全部楼层

学习学习

回复支持反对

1 ... 4 5 6 7 8910 11 12 13 ... 185 / 185 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-23 02:54 , Processed in 0.020434 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表