EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 9 10 11 121314 15 16 17 ... 184 / 184 页下一页

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

[复制链接]

KevinIC

发表于 2019-1-7 19:00:28 | 显示全部楼层

学习学习。

回复支持反对

nanosir

发表于 2019-1-7 19:13:03 | 显示全部楼层

kankan

EETOP创芯人才网职位发布入口

回复支持反对

nanosir

发表于 2019-1-7 19:15:20 | 显示全部楼层

geili

回复支持反对

Danica11

发表于 2019-1-8 10:36:58 | 显示全部楼层

thanks 是什么资料呢酷酷酷酷酷

EETOP创芯人才网职位发布入口

回复支持反对

hurrydown

发表于 2019-1-9 09:24:49 | 显示全部楼层

谢谢分享！

EETOP创芯人才网简历投递入口

回复支持反对

arsenal1215

发表于 2019-1-9 09:52:02 | 显示全部楼层

来瞅一瞅

EETOP创芯人才网职位发布入口

回复支持反对

nike666168

发表于 2019-1-9 22:47:28 | 显示全部楼层

对我很有帮助！

EETOP创芯人才网简历投递入口

回复支持反对

lalala.

发表于 2019-1-11 08:45:40 | 显示全部楼层

可以可以

EETOP创芯人才网职位发布入口

回复支持反对

paul21st

发表于 2019-1-11 13:36:03 | 显示全部楼层

kankan

EETOP创芯人才网简历投递入口

回复支持反对

newpatrio01

发表于 2019-1-11 22:02:24 | 显示全部楼层

thank you

回复支持反对

1 ... 9 10 11 121314 15 16 17 ... 184 / 184 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-16 01:35 , Processed in 0.021789 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

站长推荐 /1