在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: changli74

[资料] systemverilog uvm 1.2 workshop user guide & lab guide

[复制链接]
发表于 2019-7-16 16:47:36 | 显示全部楼层

谢谢分享!

发表于 2019-7-16 16:47:58 | 显示全部楼层
谢谢分享!


发表于 2019-7-18 14:07:01 | 显示全部楼层
Thanks a lot .
发表于 2019-7-18 14:34:57 | 显示全部楼层
thanks.goodtext
发表于 2019-7-22 15:04:25 | 显示全部楼层
及時雨呀 多謝分享 剛好要用到
发表于 2019-7-22 15:06:08 | 显示全部楼层
這個只能配合uvm1.2來跑麽?
发表于 2019-7-31 22:41:51 | 显示全部楼层
多谢分享!

发表于 2019-7-31 22:42:11 | 显示全部楼层
多谢分享!
发表于 2019-8-3 20:07:58 | 显示全部楼层
多谢分享
发表于 2019-8-13 17:08:18 | 显示全部楼层
thanks
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-1 22:42 , Processed in 0.027096 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表