在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: changli74

[资料] systemverilog uvm 1.2 workshop user guide & lab guide

[复制链接]
发表于 2018-8-30 10:18:41 | 显示全部楼层
Thank you so much
发表于 2018-9-1 21:26:37 | 显示全部楼层
发表于 2018-9-2 04:20:15 | 显示全部楼层
thanks for your sharing
发表于 2018-9-4 14:37:55 | 显示全部楼层
thanks for sharing
发表于 2018-9-6 20:38:12 | 显示全部楼层
Mark
..............................
发表于 2018-9-8 14:58:17 | 显示全部楼层
看看!
发表于 2018-9-9 15:03:02 | 显示全部楼层
xie xie !!!
发表于 2018-9-16 07:16:33 | 显示全部楼层
Thanks for sharing
发表于 2018-9-16 09:17:35 | 显示全部楼层
回复 1# changli74


   我去。。。连1.1都没有看完就出有1.2了又,加了很多东西吗?
发表于 2018-9-26 13:26:00 | 显示全部楼层
absolutely nice material
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 19:43 , Processed in 0.021406 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表