在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: changli74

[资料] systemverilog uvm 1.2 workshop user guide & lab guide

[复制链接]
发表于 2018-10-22 09:58:31 | 显示全部楼层
this is good
发表于 2018-10-22 10:03:37 | 显示全部楼层
显示数据包损坏
发表于 2018-10-22 14:17:17 | 显示全部楼层
many thanks for the resource
发表于 2018-10-22 14:19:05 | 显示全部楼层
thank you
发表于 2018-10-23 20:02:48 | 显示全部楼层
多谢分享
发表于 2018-10-28 07:26:48 | 显示全部楼层
GOOD!
发表于 2018-11-13 10:34:20 | 显示全部楼层
thanks for sharing keep sharing ...
发表于 2018-11-18 11:11:59 | 显示全部楼层
不错,好东西,多谢分享。要有LAB就更好了
发表于 2018-11-22 18:34:31 | 显示全部楼层
xie xie
发表于 2018-11-22 21:27:50 | 显示全部楼层
谢谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 19:57 , Processed in 0.021323 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表