在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: changli74

[资料] systemverilog uvm 1.2 workshop user guide & lab guide

[复制链接]
发表于 2018-9-28 10:55:00 | 显示全部楼层
感谢楼主分享
发表于 2018-10-1 13:13:56 | 显示全部楼层
this is the one I was looking for
发表于 2018-10-1 13:14:56 | 显示全部楼层
The doc looks very good for beginers
发表于 2018-10-1 13:15:38 | 显示全部楼层
The doc looks very good for beginers
发表于 2018-10-1 16:46:32 | 显示全部楼层
thnx!
发表于 2018-10-12 09:35:33 | 显示全部楼层
thanks
发表于 2018-10-15 11:09:06 | 显示全部楼层
thanks for sharing
发表于 2018-10-17 19:44:16 | 显示全部楼层
公司要拿这个讲,多谢楼主
发表于 2018-10-18 09:41:57 | 显示全部楼层
谢谢  非常好
发表于 2018-10-21 20:13:58 | 显示全部楼层
good   thx  share
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 19:43 , Processed in 0.021553 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表