在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: changli74

[资料] systemverilog uvm 1.2 workshop user guide & lab guide

[复制链接]
发表于 2020-3-21 20:04:50 | 显示全部楼层
thanks
发表于 2020-4-13 15:52:17 | 显示全部楼层
Thank you guys. good sharing!!!
发表于 2020-4-17 19:35:21 | 显示全部楼层

感谢楼主分享资料
发表于 2020-4-17 20:08:07 | 显示全部楼层
非常感谢
发表于 2020-4-20 12:45:35 | 显示全部楼层
多谢分享
发表于 2020-4-20 14:09:37 | 显示全部楼层
谢谢
发表于 2020-5-9 09:41:34 | 显示全部楼层
谢楼主,有lab就更好了
发表于 2020-5-10 10:04:34 | 显示全部楼层
good
阿o
发表于 2020-6-8 15:36:36 | 显示全部楼层
very nice, thank you
发表于 2020-6-8 15:39:56 | 显示全部楼层

very nice, thank you
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-19 15:18 , Processed in 0.029498 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表