在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1651|回复: 0

[原创] Xilinx FPGA入门连载13:PWM蜂鸣器驱动之综合、实现与配置文件产生

[复制链接]
发表于 2015-10-16 10:36:27 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Xilinx FPGA入门连载13PWM蜂鸣器驱动之综合、实现与配置文件产生

特权同学,版权所有

配套例程和更多资料下载链接:

http://pan.baidu.com/s/1jGjAhEm

1.jpg


1 综合、实现与配置文件产生


如图所示,当我们在“Design à Implementation à Hierarchy”中选中工程顶层代码文件sp6.v时,“Processes”中出现了一大堆的菜单项,而且很多项目前面都是“?”,这是表示该工程代码还未编译过,这些步骤是从上到下依次进行的,若我们双击某一步,它上面的步骤都会相应的执行。大体上来说,ISE中把FPGA的编译分为3个步骤,即综合(Synthesize)、实现(Implementation)和配置文件产生(GenerateProgramming File)。 2.jpg



如下图所示,当我们双击“Synthesize”进行综合时,图示表示正在进行中。

3.jpg


不久后,我们便可以看到如下图所示,“Synthesize”前面打上了勾号,表示已经综合完成了。

4.jpg


一般,我们不需要一步一步的点击,直接双击“Generate Programming File”完成编译即可。


如图所示,“Generate Programming File”以及其上的所有编译选项都打上了勾号,表示已经编译成功。

5.jpg






您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 02:59 , Processed in 0.017825 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表