在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1994|回复: 0

[原创] 例说FPGA连载35:PLL例化配置与LED之闲置引脚设置

[复制链接]
发表于 2016-10-6 17:06:43 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
例说FPGA连载35PLL例化配置与LED之闲置引脚设置

特权同学,版权所有

配套例程和更多资料下载链接:

http://pan.baidu.com/s/1c0nf6Qc

1.jpg



FPGA使用中,我们常常会遇到一些闲置不使用引脚带来的麻烦。对于这些闲置不使用的引脚,最好在工具软件上将他们设置为“输入三态”,这样可以避免很多稀奇古怪的问题。下面简单的说一下如何在Quartus II工程中做这个设置。

如图3.30所示,点击菜单栏的“AssigmentàDevice…”。

2.jpg

3.30 菜单选择Device

如图3.31所示,在打开的Device页面中,点击“Device and Pin Options…”选项。

3.jpg

3.31 Device选项卡

如图3.32所示,在弹出的窗口中,选择“Unused Pins”选项卡,然后在“Reserve all unused pins”后面的下拉框中选择“As input tri-stated”即可。

4.jpg

3.32 Device and Pin Options选项卡


完成设定后,重新编译Quartus II的工程,则设置生效。







您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 04:55 , Processed in 0.017827 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表