90工艺下，系统clock为100MHz，最多可以多少级门电路时序上不会有问题

shiyu1522 · 发表于 2015-3-25 23:20:03

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 shiyu1522 于 2015-3-25 23:23 编辑

有两个问题要请教下大家：
1. 90工艺下，系统clock为100MHz，最多可以多少级门电路时序上不会有问题。2. prime time有违规路径时，除了修改代码还有什么方式可以解决？

有谁知道吗？3Q。

yangweijlu · 发表于 2015-9-7 10:07:40

这个和多少门有关系么？

jumphigh1987 · 发表于 2015-9-17 10:42:16

1.你可以参考具体90NM工艺的的spec，参考标准两输入与非门的延迟。然后扣除你的约束，大概就是可以容纳的门数。
2.自己修改code，不然就交给后端，让他们修下去~

richardxingxing · 发表于 2015-9-17 18:21:43

1.跟用什么门有比较大的关系，不同的标准单元延迟都不一样
2.设计上来说不要有太长的组合逻辑路径，后端上来说不要用太小的驱动，不要把各个std cell放的太远

[求助] 90工艺下，系统clock为100MHz，最多可以多少级门电路时序上不会有问题