设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端讨论区 › physical compiler综合成已布局的门电路是什么意思? ...

发新帖

查看: 2164|回复: 3

[求助] physical compiler综合成已布局的门电路是什么意思?

发表于 2016-5-27 15:02:48 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

physical compiler综合成已布局的门电路是什么意思?

Physical, 门电路

相关帖子

回复

发表于 2016-5-30 21:47:21 | 显示全部楼层

考虑了物理位置之后的门电路，可以带着def一起交。

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2016-5-31 11:43:38 | 显示全部楼层

最下面那一个吧

回复支持反对

发表于 2016-5-31 15:16:07 | 显示全部楼层

综合的时候可以带物理信息，dcg优化

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-18 10:55 , Processed in 0.019391 second(s), 9 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表