verilog 中关于For 循环的使用

xiex0114 · 发表于 2014-12-5 14:35:32

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

最近看外国的一段代码（已经silicon prove）不是很明白，希望哪位前辈解释下：

reg       a;
reg[2:0] b;
reg[3:0] c;
always @（*） begin ：xx_name
integer i;
a = 1'b1;
for (i =0; i < 4; i = i + 1) begin
      if(b <= i && !c[i])
         a = 1'b0;
end
end

多谢

uponklp · 发表于 2014-12-6 15:46:29

这里的always没有敏感变量，所以是一直执行的。
用的是阻塞赋值“=”，所以顺序执行，先把a赋1，然后依次判断c的各个位，如果此时c的第i位为0，并且b的值比i小的话，将a赋0.

zhangbinsniper · 发表于 2014-12-7 19:19:15

就是个组合逻辑啊

xiex0114 · 发表于 2014-12-8 13:16:27

回复 3# zhangbinsniper

能将这段代码分解成组合逻辑吗？

多谢

[求助] verilog 中关于For 循环的使用

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1