在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3326|回复: 4

[求助] set_attribute [get_lib_cells smic18_ss/TIE*] dont_touch false

[复制链接]
发表于 2014-10-13 16:09:10 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
#****************************************************
# remove dont_use attribute
#****************************************************
if { $remove_tie_dont_use_switch == "true" } {

set_attribute  [get_lib_cells smic18_ss/TIE*] dont_touch false
#
set_attribute  [get_lib_cells smic18_tt/TIE*] dont_touch false

set_attribute  [get_lib_cells smic18_ff/TIE*] dont_touch false


set_attribute  [get_lib_cells smic18_ss/TIE*] dont_use false
#
set_attribute  [get_lib_cells smic18_tt/TIE*] dont_use false

set_attribute  [get_lib_cells smic18_ff/TIE*] dont_use false
}
这是要干嘛??
 楼主| 发表于 2014-10-13 17:59:25 | 显示全部楼层
顶阿丁
发表于 2014-10-21 00:35:14 | 显示全部楼层
回复 1# W13675308408


   楼主是这样,在数字后端设计中会牵扯到强制设定哪些特殊的标准单元逻辑门,是不能用在设计中的,因此会有set_dont_touch/dont_use。常见的情况会发生在Place和CTS这两步,一般dont_touch的cell包括尺寸特别小的器件,因为尺寸越小,加工精度越差,误差越大,会引起严重的on chip variation,还有High Fanout的逻辑单元门器件,这会影响到CTS(时钟树综合)的clock skew性能,影响芯片设计的时序收敛。
   但愿我的解答让你满意~
 楼主| 发表于 2014-10-21 12:42:38 | 显示全部楼层
回复 3# mylove2


    很满意啊啊啊
发表于 2019-9-12 17:13:16 | 显示全部楼层
谢谢解答
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-26 05:51 , Processed in 0.017451 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表