在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5481|回复: 27

IEEE Standard for Verilog® Register Transfer Level Synthesis

[复制链接]
发表于 2007-3-27 10:39:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
IEEE Standard for verilog® Register Transfer Level Synthesis
RTL 级综合的权威参考!
IEEE Std 1364.1-2002!

IEEE Std 1364.1-2002.pdf

508.56 KB, 下载次数: 112 , 下载积分: 资产 -2 信元, 下载支出 2 信元

IEEE Standard for Verilog® Register Transfer Level Synthesis

发表于 2007-3-27 11:39:23 | 显示全部楼层
现在用新标准的多么
发表于 2007-3-27 12:22:17 | 显示全部楼层
这个是好东西,对编写可综合的RTL代码很有用
发表于 2007-3-28 12:57:19 | 显示全部楼层
zheshibiaozhun
发表于 2007-3-30 12:06:10 | 显示全部楼层
怎么老看不到附件
发表于 2007-3-30 12:39:20 | 显示全部楼层
怎么下载不了啊????
发表于 2007-3-31 02:09:24 | 显示全部楼层
不错            
发表于 2007-3-31 02:11:52 | 显示全部楼层
bucuo                              
发表于 2007-4-1 23:38:27 | 显示全部楼层
好,支持。
发表于 2007-4-2 12:29:28 | 显示全部楼层
kankan
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-11 18:34 , Processed in 0.036813 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表