设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › IEEE Standard for Verilog® Register Transfer Lev ...

1 23 / 3 页

发新帖

楼主: target13

IEEE Standard for Verilog® Register Transfer Level Synthesis

发表于 2009-3-21 13:18:36 | 显示全部楼层

顶一下，赚点钱

回复支持反对

发表于 2009-7-15 08:05:13 | 显示全部楼层

好好好好好好好好好好好好好好好好好好好好好好好好好好好好好好好好好好好

回复支持反对

发表于 2009-7-15 12:37:04 | 显示全部楼层

haohaohaohaohaohao

回复支持反对

发表于 2009-8-11 21:55:45 | 显示全部楼层

ding
赚点钱

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-8-5 15:00:02 | 显示全部楼层

1# target13 好东西啊

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-9-8 10:33:46 | 显示全部楼层

thank you!!!!!

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-9-8 11:03:58 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-6-5 07:05:27 | 显示全部楼层

回复 1# target13

才发现有这本书，后知后觉呀

EETOP创芯人才网职位发布入口

回复支持反对

1 23 / 3 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-17 23:53 , Processed in 0.019364 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表