设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › IEEE Standard for Verilog® Register Transfer Lev ...
123下一页
返回列表 发新帖
楼主: target13

IEEE Standard for Verilog® Register Transfer Level Synthesis

[复制链接]
发表于 2007-4-7 22:18:50 | 显示全部楼层
好东西,支持
回复 支持 反对

使用道具 举报

zzz322
发表于 2007-4-13 04:43:44 | 显示全部楼层
thanks.
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

diploma
发表于 2007-4-13 21:30:53 | 显示全部楼层
下了，谢谢！呵呵
回复 支持 反对

使用道具 举报

jasonhua
发表于 2008-9-16 12:58:01 | 显示全部楼层
非常好的资料，刚好正在寻找！
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2008-10-27 08:13:13 | 显示全部楼层
谢谢你提供的资料。
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2008-12-4 10:44:36 | 显示全部楼层
3x lz
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

samkid
发表于 2008-12-4 22:28:58 | 显示全部楼层
谢谢 。。。。
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2009-2-23 20:40:21 | 显示全部楼层
谢谢LZ！
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

taiton
发表于 2009-3-20 17:44:51 | 显示全部楼层
thank you
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

lzhwfly
发表于 2009-3-21 13:17:11 | 显示全部楼层
顶一下，赚点钱
回复 支持 反对

使用道具 举报

下一页 »
123下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-23 21:55 , Processed in 0.016281 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表