在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: target13

IEEE Standard for Verilog® Register Transfer Level Synthesis

[复制链接]
发表于 2007-4-7 22:18:50 | 显示全部楼层
好东西,支持
发表于 2007-4-13 04:43:44 | 显示全部楼层
thanks.
发表于 2007-4-13 21:30:53 | 显示全部楼层
下了,谢谢!呵呵
发表于 2008-9-16 12:58:01 | 显示全部楼层
非常好的资料,刚好正在寻找!
发表于 2008-10-27 08:13:13 | 显示全部楼层
谢谢你提供的资料。
发表于 2008-12-4 10:44:36 | 显示全部楼层
3x lz
发表于 2008-12-4 22:28:58 | 显示全部楼层
谢谢 。。。。
发表于 2009-2-23 20:40:21 | 显示全部楼层
谢谢LZ!
发表于 2009-3-20 17:44:51 | 显示全部楼层
thank you
发表于 2009-3-21 13:17:11 | 显示全部楼层
顶一下,赚点钱
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 23:28 , Processed in 0.042405 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表