在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5645|回复: 3

[原创] dracula做SVS输出文件的问题。

[复制链接]
发表于 2013-8-1 10:51:08 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
用dracula做SVS时,输出文件中discrepancy部分会有80列,前40列显示电路,后40显示版图(其实也就是另外一个电路,因为我做的是svs)。由于我的电路层次比较多,所以单元名会比较长。我发现前40列中如果不够,会在下一行继续显示,而后40列中就不是这样。会显示不全。
请问有知道的吗?xiexie!
发表于 2013-8-1 18:46:34 | 显示全部楼层
怎么还用这个工具做呢
发表于 2013-8-1 18:48:01 | 显示全部楼层
可以用calibre做,还好看很多,试试看吧
发表于 2013-10-11 22:54:49 | 显示全部楼层
我想请教楼主一个问题,用dracula做SVS,是不是先将电路图 schemitic1  和  schemitic2 导成.cdl 文件,再将这两个.cdl 文件放在不同的目录下,用LOGLVS来编译出两个LOGLVS.DAT文件,然后用PDRACULA 来get  svs_cmd(svs的脚本文件),最后jxrun.com ?如果是这样做SVS的 话,能不能提供一份svs的脚本文件给我参考,谢谢。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 17:29 , Processed in 0.016334 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表