在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6998|回复: 4

[求助] 【求助帖】关于V7的DDR3问题

[复制链接]
发表于 2013-7-31 16:55:22 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近在调V7 485t的DDR3,用的ISE14.4,MIG1.8 ,生成的IP核无论仿真还是板测,其中的app_rdy这个信号始终为低电平,数据手册说原因有两个,一是正在读或者写,二是phy还没有复位好。上电复位后app_rdy信号应该为高的,但是从来都是低电平。

求教高手,不胜感激!

无标题.png
发表于 2013-8-1 00:00:53 | 显示全部楼层
看看它的复位信号有效是高电平还是低电平?
 楼主| 发表于 2013-8-16 16:53:21 | 显示全部楼层
回复 2# gaurson
DDR3控制器复位可设,我设的是低复位。example design 我仿真出结果了,仿真了120us才出来的,用了半小时。。。
自己写的user design仿真了220us , init_calib_complete 以及app_rdy始终不拉高。
求教!
发表于 2013-11-12 17:15:58 | 显示全部楼层
同问,我也在v7485T上遇到这个问题了,app_rdy一直为低,楼主问题解决了吗?
发表于 2014-8-13 23:17:18 | 显示全部楼层
回复 3# gaosen1990 init_calib_complete没拉高,那就是上电后校验没有成功呗,用ip核自带的example_design一步步的找原因吧,ug586 ddr3部分由hardware debug
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-13 03:54 , Processed in 0.018086 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表