关于混仿中，利用verilog代码生成symbol的问题，先谢谢了

archon1117

环境IC5141+IUS92

要进行ADC混合仿真，所有schematic都有，逻辑门电路的verilog代码也有，

现在想用verilog代码生成symbol，然后进行ams混仿或者spectreverilog混仿。

请问怎么用verilog代码生成symbol，是在IC5141下还是在IUS92下？

在IC5141下，我用schematic生成symbol的办法，在design--create cellview--from cellview里，

选择 from view name 是verilog，to view name是 symbol，tool是composer symbol。

最开始弹出的错误是NCVLOG 错误，当时没安装IUS92，然后安装了IUS92，一直错误

waring SCH-1059，failed to generate pin list from design “INVX1” “verilog”。

211lili

首先，你verilog代码写对了吗？如果写对了的话，你有IUS92，可以按照以下方法：
在ICFB中
FILE->import->verilog,然后按下图设置：
当然，记得你那个TEST的库要先建好，然后你就可以在这个库里看到TEST这个symbol以及相对应的verilog了


呵呵，1000快点拿来吧，版主也穷.........

jiang_shuguo

我以前搞过，但不是你这么搞的，你网上搜下混合仿真方法

jiang_shuguo

好像是建一个config视图，

archon1117

回复 3# jiang_shuguo


    建config视图，这个已经搞过了，用那个hierarchy editor。

    我的问题是，建config时使用一个顶层的schematic，我已经设计好了，底下还分很多子电路，

   都是门级电路我都是用管子直接搭的，仿真也是把逻辑电路用spectre当成模拟电路来仿，

   现在要把门电路用verilog代码转成 数字的 symbol，

   这样才能混仿。

jiang_shuguo

可能是这样的，你在library中新建cell view ，在tool选项中选verilog-editor，在view name 中填config，cell name自己取，然后点击ok，然后填入verilog代码，然后退出保存（shift+;,wq）,然后就出来symbol了，但仿真忘了，还得设置些东西，你最好网上找下混合仿真的东西。

jiang_shuguo

低下的子电路不用表示成symbol也可以混仿真的，

jiang_shuguo

你为什么要门电路的是symbol呢？完全没必要啊，

archon1117

回复 7# jiang_shuguo


    因为要提高仿真速度，如果都用spectre的方式跑ADC，时间太长。

    所以老板说用混合仿真，这样就把门电路都用verilog搞成代码，然后跑。

jiang_shuguo

回复 8# archon1117


    你的意思是你以前的门电路管子级的，现在要换成verilog的symbol？