在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3142|回复: 3

[求助] 同步复位电路综合布局布线,静态时序满足,反标仿真有不定态,请问怎么解决?

[复制链接]
发表于 2013-4-1 16:30:34 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
同步复位电路综合布局布线,静态时序满足,反标仿真有不定态。
检查波形发现是同步复位时传出X值,导致仿真都为不定态。

采用了以下两方法都不能完全clean reset:

1、每个module都加上//synopsys sync_set_reset "xx"
2、综合读入代码前加命令hdlin_always_sync_set_reset "true"

上面的方法只能让同步复位的与门尽可能靠近寄存器D端,但不是所有的代码都是这样,有些还是会传递X。

公司规定必须后仿真,还必须用仿真得到波形估算功耗。请问各位大神有没有什么解决方法?

跪求……
 楼主| 发表于 2013-4-8 10:10:58 | 显示全部楼层
有人知道吗
发表于 2013-4-8 12:36:11 | 显示全部楼层
回复 2# sendfast2008


    你同步复位信号应该也被做setup/hold检查了啊,仔细看看时序报告为什么不报violation呢?
发表于 2013-4-8 13:49:56 | 显示全部楼层
recovery  和 removal 都满足? 那检查一下PT里的 delay 和仿真波形的delay一致不一致
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 08:26 , Processed in 0.026693 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表