在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1582|回复: 4

[求助] formality

[复制链接]
发表于 2013-2-25 13:49:56 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
DC综合后做形式验证,在match时发现rtl和netlist有100多个不匹配点。不知道怎么解决。在做形式验证时,如果match通不过是不是可以理解RTL和netlist功能就不一致呢?
发表于 2013-2-25 17:00:05 | 显示全部楼层
逻辑太复杂了呗,说不定
发表于 2013-2-26 11:21:49 | 显示全部楼层
Mismatch的点需要designer逐一的检查。具体分析是什么原因。
发表于 2013-2-26 11:26:36 | 显示全部楼层
DC综合的时候需要产生svf文件,然后在做formality的时候需要把这个文件加入进去,一般做综合的时候工具会有优化,可能会修改一些结构但是基本的逻辑不会改变,如果你的流程正确一般不会出现100以上那么多mismatch,再看看吧~
 楼主| 发表于 2013-2-27 10:55:37 | 显示全部楼层
回复 4# Cadence—IC


    formality加不了svf文件,可能是软件版本太低了。觉得步骤应该是对的,可能是因为没有把svf文件加进去导致出现100多个mismatch吧。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-11 12:28 , Processed in 0.021619 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表