请教:输入输出寄存的问题

fpgafpga · 发表于 2006-5-22 11:43:41

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

module keyled2 (keyin,ledout);
input [7:0] keyin;
output [7:0] ledout;
reg [7:0] ledout_reg;
reg [7:0] buffer;
always @ (keyin)
begin
buffer=keyin;
case(buffer)
8'b11111110:ledout_reg=8'b11111110;
8'b11111101:ledout_reg=8'b11111100;
8'b11111011:ledout_reg=8'b11111000;
8'b11110111:ledout_reg=8'b11110000;
8'b11101111:ledout_reg=8'b11100000;
8'b11011111:ledout_reg=8'b11000000;
8'b10111111:ledout_reg=8'b10000000;
8'b01111111:ledout_reg=8'b00000000;
default:ledout_reg=8'b11111111;
endcase
end
assign ledout=ledout_reg;
endmodule
这个模块里ledout_reg是必要的吗,直接用ledout不是一样吗,
同样输入有必要寄存吗(buffer=keyin),都是纯组合的,又不存在时钟以同步的问题
谢谢指点

我是浪子 · 发表于 2006-5-22 12:17:49

一样的，组合逻辑！

liuiang · 发表于 2006-5-22 18:07:14

always中被赋值得永远都是reg，，
如果要省掉ledout_reg就要声明ledout为reg，，，
buffer是可以直接省掉的，，
！！但省掉的永远都是描述上节省的，，
！！物理资源(占用寄存器和门数)几乎没有任何变化

bobo1982 · 发表于 2006-6-18 20:38:34

当然要了　
输出要被定义为　ＲＥＧ型才可以的
不然　默认为ＷＩＲＥ型
呵呵　　班门弄斧了

power-twq · 发表于 2006-9-9 15:32:36

直接用还好一些，可能这样做是为了增加可读性吧

cat-floating · 发表于 2006-9-12 12:39:48

这样描述就是组合逻辑，没有寄存器。

yinchyang · 发表于 2006-9-12 13:31:58

no difference

xjtuwsf · 发表于 2010-8-9 09:36:13

个人感觉buffer可以省略掉，ledout_reg可应通过将keyin设为reg型省略，

请教:输入输出寄存的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子