post sim 修正data錯誤

popwqw520 · 发表于 2012-10-10 23:45:10

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 popwqw520 于 2012-10-11 01:21 编辑

由於post-sim data的延遲,在gate-sim跑不出來或者延遲不同造成很難在gate-sim去修正錯誤

上圖上半部的clk和data是post-sim 下半部是gate-sim
其中post-sim data和clk rise的距離和gate-sim不一樣

目前我只會用改寫verilog的方式(同樣verilog意思換個方式寫)

舉例來說,原來是寫一個mux model, 然後引用這mux model,
但是同樣引用這mux model的, input正確下,有的output跑出來是對的data,有的data就有幾個bit變x,且在同一個clk內
之後我改用always寫法且放在同一個always下這樣看encounter作出post-sim能不能正確

但是這樣的方法有時有用有時反而data又讀不到

請問對於post-sm有沒有一些方法麻煩指教

[求助] post sim 修正data錯誤

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1