MIG3.61生成DDR2时序约束问题

zhx1278 · 发表于 2012-8-21 09:30:38

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

在使用MIG3.61生成DDR2时序约束时遇到了一些问题：
1、采用sys_clk_p和sys_clk_n这对差分时钟作为FPGA的输入时钟控制，但不知道怎样对差分时钟进行约束，因为MIG生成DDR2的各控制模块中所采用的时钟主要是由sys_clk_p和sys_clk_n这对差分时钟作用产生的CLK0所决定，如果没有约束好此系统时钟，将直接影响系统的性能，所以想问一下如何解决MIG生成DDR2系统时钟的时序约束；
2、MIG自己生成的UCF文件Xilinx-V5不能直接用，需要修改一些地方,但不知道应该如何修改？
初学时序约束，请大家多多帮助！
谢谢!

Timme · 发表于 2012-8-21 10:38:10

差分时钟约束其中一个即可，另一个不用管

zhx1278 · 发表于 2012-8-21 11:20:11

回复 2# Timme

也就是说可以约束其中一个作为DDR2的整个时钟约束吗？如果要用到差分时钟作用生成的CLK0该怎么约束呢？

账号		自动登录	找回密码
密码			注册

[求助] MIG3.61生成DDR2时序约束问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1