在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 智慧棒

[资料] Xilinx公司的精品资料:赛灵思FPGA设计时序约束指南,强烈推荐!!!

[复制链接]
发表于 2015-1-8 10:24:43 | 显示全部楼层
这么好的资料啊!感谢楼主分享。
发表于 2015-1-11 20:12:23 | 显示全部楼层
学习学习
发表于 2015-3-24 20:31:05 | 显示全部楼层
对鞋!
发表于 2015-3-24 22:01:17 | 显示全部楼层
先收藏了,现在还没到这一步。
发表于 2015-3-24 22:21:09 | 显示全部楼层
回复 259# john0314


   强烈建议,强烈支持!!!
发表于 2015-3-26 19:36:29 | 显示全部楼层
学习一下 感谢分享
发表于 2015-4-10 14:16:55 | 显示全部楼层
niubibi nubibi
发表于 2015-4-13 21:45:27 | 显示全部楼层
谢谢提供,是不是vivado只支持7系的FPGA
发表于 2015-4-13 21:55:06 | 显示全部楼层
谢谢提供,是不是vivado只支持7系的FPGA
发表于 2015-4-14 22:33:16 | 显示全部楼层
谢谢!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-10 03:22 , Processed in 0.020922 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表