设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Xilinx公司的精品资料：赛灵思FPGA设计时序约束指南，强 ...
1 ...262728293031323334
返回列表 发新帖
楼主: 智慧棒

[资料] Xilinx公司的精品资料：赛灵思FPGA设计时序约束指南，强烈推荐！！！

[复制链接]
zb5700
发表于 2021-7-19 23:04:12 | 显示全部楼层
感谢不错的资料
回复 支持 反对

举报

NANHU_BRUCE
发表于 2022-5-15 17:05:01 | 显示全部楼层
谢谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

dannymu
发表于 2022-7-1 18:15:32 | 显示全部楼层
谢谢
回复 支持 反对

举报

huatiantian
发表于 2022-7-1 21:31:31 | 显示全部楼层
good kankna
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

1 ...262728293031323334
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 12:55 , Processed in 0.015058 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表