在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 智慧棒

[资料] Xilinx公司的精品资料:赛灵思FPGA设计时序约束指南,强烈推荐!!!

[复制链接]
发表于 2015-10-10 16:03:10 | 显示全部楼层
谢谢分享
发表于 2015-11-5 12:04:36 | 显示全部楼层
下载来看看
发表于 2015-11-13 10:23:21 | 显示全部楼层
谢谢lz的分享
发表于 2015-11-13 14:40:23 | 显示全部楼层
thank you
发表于 2016-2-22 17:25:22 | 显示全部楼层
ISDiksdl讲课老师的距离考试的交流啥地方科技
发表于 2016-4-28 14:47:53 | 显示全部楼层
谢谢楼主的分享
发表于 2016-4-28 22:10:50 | 显示全部楼层
great material, thx for sharing!
发表于 2016-5-10 15:29:59 | 显示全部楼层
good reference for FPGA designers, thx!
发表于 2016-7-8 14:13:43 | 显示全部楼层
回复 1# 智慧棒


   thanks ~
发表于 2016-7-8 21:32:21 | 显示全部楼层
好东西 谢谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 14:51 , Processed in 0.021073 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表