在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 57816|回复: 333

[资料] Xilinx公司的精品资料:赛灵思FPGA设计时序约束指南,强烈推荐!!!

[复制链接]
发表于 2011-11-27 22:53:01 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 智慧棒 于 2011-11-30 22:50 编辑

Xilinx公司的精品资料:赛灵思FPGA设计时序约束指南
作者:Austin Lesea,首席工程师,Xilinx Inc.
Austin.lesea@xilinx.com
Xilinx 首席工程师现身说教,结合实例亲自讲解,语言通俗易懂,由浅入深,特别举了多个实例以及解决方案,非常具有针对性,让人受益匪浅,非常适合对时序约束掌握不好的中国工程师和中国的学生朋友,是关于FPGA时序约束方面不可多得的好资料,强烈推荐哦!!!

赛灵思FPGA设计时序约束指南.pdf

968.58 KB, 下载次数: 4221 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2011-11-27 23:31:41 | 显示全部楼层
谢谢lz的分享,我还有沙发位置。
发表于 2011-11-28 00:44:30 | 显示全部楼层
谢谢分享。。。。
发表于 2011-11-28 11:05:44 | 显示全部楼层
谢谢 分享
发表于 2011-11-28 12:26:28 | 显示全部楼层
谢谢分享
发表于 2011-11-28 12:48:15 | 显示全部楼层
谢谢分享。。。。
发表于 2011-11-28 16:50:09 | 显示全部楼层
谢谢楼主的分享
发表于 2011-11-28 16:56:13 | 显示全部楼层
谢谢分享
发表于 2011-11-28 19:11:37 | 显示全部楼层
多谢!
发表于 2011-11-30 14:09:53 | 显示全部楼层
多谢,好人呀。再感叹一下,还是人家牛逼呀。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 12:54 , Processed in 0.027035 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表