在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 智慧棒

[资料] Xilinx公司的精品资料:赛灵思FPGA设计时序约束指南,强烈推荐!!!

[复制链接]
发表于 2011-11-30 14:45:45 | 显示全部楼层
thanks
发表于 2011-11-30 19:52:56 | 显示全部楼层
这个必须要顶。。。。。。
发表于 2011-11-30 20:16:17 | 显示全部楼层
不错的资料
发表于 2011-11-30 23:47:09 | 显示全部楼层
谢谢楼主分享,以前不知道还有赛灵思中国通讯呢。
发表于 2011-12-2 15:08:47 | 显示全部楼层
谢谢!学习看看!
发表于 2011-12-3 17:22:31 | 显示全部楼层
时序约束!
发表于 2011-12-3 20:02:11 | 显示全部楼层
回复 1# 智慧棒


    看了一下,确实比较实用,将FPGa中的约束都给简要介绍了一下!!
发表于 2011-12-3 20:55:40 | 显示全部楼层
正在学习这方面的,谢谢
发表于 2011-12-3 22:45:26 | 显示全部楼层
谢谢楼主、、、
发表于 2011-12-3 23:00:37 | 显示全部楼层
谢谢分享。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 12:52 , Processed in 0.022137 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表