在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 智慧棒

[资料] Xilinx公司的精品资料:赛灵思FPGA设计时序约束指南,强烈推荐!!!

[复制链接]
发表于 2012-1-11 20:17:21 | 显示全部楼层
不错 的呀 值得学习
发表于 2012-1-17 12:57:58 | 显示全部楼层
谢谢lz的分享
发表于 2012-1-17 12:58:28 | 显示全部楼层
谢谢lz的分享
发表于 2012-1-19 13:43:38 | 显示全部楼层
回复 1# 智慧棒


    谢谢
发表于 2012-1-24 13:21:32 | 显示全部楼层
看看再说吧!
发表于 2012-1-24 15:56:10 | 显示全部楼层
谢谢分享。。。。
发表于 2012-1-24 15:56:44 | 显示全部楼层
多谢,好人呀。再感叹一下,还是人家牛逼呀。
发表于 2012-2-2 09:54:35 | 显示全部楼层
谢谢分享!!
发表于 2012-2-2 10:36:15 | 显示全部楼层
感谢分享,好东西
发表于 2012-2-27 01:00:50 | 显示全部楼层
回复 1# 智慧棒

约束是件难事,呵呵
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 14:45 , Processed in 0.021236 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表