在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 智慧棒

[资料] Xilinx公司的精品资料:赛灵思FPGA设计时序约束指南,强烈推荐!!!

[复制链接]
发表于 2013-6-11 20:24:13 | 显示全部楼层
多谢,楼主!
发表于 2013-7-10 10:03:47 | 显示全部楼层
才5页啊!!有点小失落!讲得很理论化~~不过,看看还是有收获
发表于 2013-7-11 18:08:45 | 显示全部楼层
好东西,正被时序约束弄得够呛
发表于 2013-7-19 17:56:10 | 显示全部楼层
谢谢楼主!
发表于 2013-7-19 18:22:58 | 显示全部楼层
多谢,好人呀。再感叹一下,还是人家牛逼呀
发表于 2013-7-29 19:18:43 | 显示全部楼层
谢谢分享啊。。嘿嘿
发表于 2013-7-29 21:42:25 | 显示全部楼层
谢谢楼主的分享
发表于 2013-7-29 21:45:31 | 显示全部楼层
谢谢楼主!
发表于 2013-7-30 21:42:28 | 显示全部楼层
看看再说
发表于 2013-8-23 16:02:46 | 显示全部楼层
谢谢lz的分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-9 01:54 , Processed in 0.020895 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表