在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 智慧棒

[资料] Xilinx公司的精品资料:赛灵思FPGA设计时序约束指南,强烈推荐!!!

[复制链接]
发表于 2014-3-21 21:51:25 | 显示全部楼层
谢了,还没看内容,先下了再说
回复 1# 智慧棒
发表于 2014-3-21 21:56:24 | 显示全部楼层
谢谢楼主分享,好资料
发表于 2014-3-24 00:01:06 | 显示全部楼层
呵呵呵~
发表于 2014-3-24 09:45:49 | 显示全部楼层
自己是一个FPGA方面的新手,对约束方面还很陌生,学习一下!
发表于 2014-3-24 10:14:34 | 显示全部楼层
very good!
发表于 2014-3-25 20:06:17 | 显示全部楼层
学习了,多谢分享
发表于 2014-3-26 00:34:33 | 显示全部楼层
谢谢分享
发表于 2014-3-26 13:56:43 | 显示全部楼层
支持!!!!
发表于 2014-3-26 14:17:03 | 显示全部楼层
下来看看
发表于 2014-3-26 23:02:38 | 显示全部楼层
好的,正好需要
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-25 01:32 , Processed in 0.021233 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表