在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 智慧棒

[资料] Xilinx公司的精品资料:赛灵思FPGA设计时序约束指南,强烈推荐!!!

[复制链接]
发表于 2012-10-18 20:16:42 | 显示全部楼层
回复 1# 智慧棒


    哈哈,好,一个字。
发表于 2012-10-21 10:09:27 | 显示全部楼层
多谢,好人呀。再感叹一下,还是人家牛逼呀。
发表于 2012-10-21 10:53:35 | 显示全部楼层
good document
发表于 2012-12-11 23:48:14 | 显示全部楼层
下载下来学习学习
发表于 2012-12-11 23:49:21 | 显示全部楼层
感觉不怎么样啊。。。
发表于 2012-12-12 08:53:17 | 显示全部楼层
楼主真是好人,谢谢~~
发表于 2012-12-12 13:12:41 | 显示全部楼层
很有用的资料!!
发表于 2012-12-12 13:27:27 | 显示全部楼层
wodingwodingodgasdgafa
发表于 2012-12-17 16:16:28 | 显示全部楼层
直觉判断 应该是好东西
发表于 2012-12-17 16:27:05 | 显示全部楼层
多谢,好人呀楼主的分享....
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-8 05:12 , Processed in 0.021493 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表