fpga里面的带时钟时能信号的触发器的门电路结构是什么样的啊？

挂在天边的鱼 · 发表于 2011-10-10 11:30:22

您需要登录才可以下载或查看，没有账号？注册

x

各位大侠，fpga里面的带时钟时能信号的触发器的门电路结构是什么样的啊？
时钟时能信号的使用能否降低fpga的功耗？

shiyinjita · 发表于 2011-10-12 08:41:49

时钟使能可以降低功耗，但是一般在ASIC中用门控时钟，在fpga中尽量避免这种情况

挂在天边的鱼 · 发表于 2011-10-12 16:27:31

回复 2# shiyinjita

fpga里面的触发器是带有时钟时能的，综合的时候很多信号也会综合成时钟时能，fpga的时钟时能并不是单独写的门控时钟信号...

zhy_seu · 发表于 2011-10-12 17:21:12

触发器自带时钟是能，但是门控时钟需要用FPGA内部的专用器件，xilinx与altera各不一样，最好不要直接拿个信号与时钟做逻辑运算。

[求助] fpga里面的带时钟时能信号的触发器的门电路结构是什么样的啊？